Bienvenido a nuestro blog, en el encontrara información relevante a el Lenguaje en VHDL y el uso de la FPGA-Basys2

Practica 5: visualización en matriz led


En esta práctica buscaremos visualizar un mensaje predeterminado en un matriz led 8x8 para esto necesitaremos la utilizacion de dos relojes(uno a 4 hz para el desplazamiento de la informacion guardada en la memoria y los registros; y el otro a 482Hz para los fps), dos contadores(uno para recorrer la memoria, y el segundo como selector de llaves del multiplexador y para recorrer la visualizacion dinamica guarda en una segunda memoria), teniendo encuentra las practicas anteriores y la dimensión del mensaje primero procedemos a organizar la memoria con la codificación en código binario necesaria para albergar el mensaje “Brayan David Herrera Espinosa Iván Barbosa Sánchez Oscar Iván Rodriguez Aperador U ECCI 2018” (codificación hecha con 0 debido a la configuracion de catodos y anodos de la matriz led), dicha memoria contara entonces con 465 espacios:

 


Esta memoria contendrá los valores de las columnas en el matriz led, se hace entonces necesario utilizar un registro de desplazamiento el cual nos permitirá recorrer de manera dinámica de uno en uno todos los espacios de nuestra memoria para poder ser visualizados en el matriz led, dichas salidas del registro irán conectadas a un multiplexor el cual mediante un segundo contador de 3 bits que permitira la salida de la informacion contenida en cada uno de ellos.
 



La velocidad de la visualización puede ser modificada utilizando la ecuación de la práctica numero 4 e implementándola de igual manera

 

No hay comentarios.:

Publicar un comentario