Bienvenido a nuestro blog, en el encontrara información relevante a el Lenguaje en VHDL y el uso de la FPGA-Basys2

Practica 6: máquinas de estado VHDL


Practica 6 máquinas de estado VHDL
Para esta práctica se busca implementar un diseño para una caja de seguridad el cual controlaría el acceso a la misma mediante una combinación de bits (4). Para este diseño se tiene en cuenta que el sistema recorrerá la combinación de bits o contraseña de manera secuencial, tambien el sistema contará con una salida la cual permitirá a usuario visualizar si la secuencia introducida corresponde a la contraseña.
Para esta practica se busca implementar un diseño con máquina de estado (referencia en en link https://www.youtube.com/watch?v=KRE-igv2Adg&t=10s).
Se sigue el siguiente paso a paso para el diseño de la maquina de estado
1). 

2).

3.)

4)


Ahora en la implementación preguntaremos por la entrada , esta será comparada con el valor preestablecido para el estado actual, y de ser necesario pasara el siguiente estado, si no coincide el diseño mantendrá el estado actual hasta introducir el valor correcto en a contraseña









No hay comentarios.:

Publicar un comentario