Nuestro diseño desea mostrar en un display de 16 segmentos, los números del 0-9 y el abecedario en mayúsculas, para esto, fabricamos una tabla de la verdad la cual tendrá 6 entradas que son necesarias para poder abarcar todas nuestras combinaciones(10 números y 27 letras, es decir necesitamos 37 combinaciones, 2^6=64) y 16 salidas correspondientes a la cantidad de pines que posee nuestro display, la tabla de la verdad correspondiente al diseño es la siguiente:
Mediante el uso de esta tabla de la verdad y del programa boole (utilizado y explicado en el anterior post) se genera el código VHDL y se añade al Ise desing, se realizan las respectivas correcciones a la sintaxis del código y se crea el componente correspondiente para utilizarlo en el archivo del esquemático.
En el archivo del esquemático se procede a realizar el contador mediante el uso de flip-flop jk, donde se componen en forma asíncrona la cual el reloj de uno es la salida q del anterior, se utilizan 6 flip-flop correspondientes a las 6 entradas y cada salida Q se conecta a la entrada de las variables del componente que constituye la lógica de decodificación del display, como se puede observar en la figura
Como se puede observar en la figura los flip flops están en modo asíncrono, con entrada de reloj y de reset, esto constituye al contador de nuestro sistema el cual llegara hasta el valor de 64, cada aumento de valor mostrara en el display el valor correspondiente a la casilla actual (numero o la letra dependiendo del diseño establecido en la tabla), cada salida Q del flip flop va a una de las entradas del decodificador siendo el primer flip flop el menos significativo de los bits(es decir el que mas rápido cambia), por ultimo para nuestra practica el reloj es un pulsador donde cada pulso es un aumento del mismo.
No hay comentarios.:
Publicar un comentario